Kiến trúc máy tính

2.1.3.1. Thanh ghi địa chỉ chương trình (Program Counter – PC)
2.1.3.2. Thanh ghi lệnh (Instruction Register – IR)
2.1.3.3. Thanh ghi con trỏ ngăn xếp (Stack Pointer – SP) và thanh ghi cơ sở (Base)
2.1.3.4. Các thanh ghi đa năng và thanh ghi tích lũy (Accumulator)

2.1.4. Cấu tạo và nguyên lý khối điều khiển

2.1.4.1. Khối điều khiển mạch nối dây cứng (Hardwired Control Unit)
2.1.4.2. Khối điều khiển vi chương trình (Microprogrammed Control Unit)

2.2. Tiến trình thực hiện lệnh máy (Instruction Cycle)

2.2.1. Các giai đoạn trong chu trình nạp – thực thi lệnh

2.2.1.1. Giai đoạn tìm nạp lệnh (Instruction Fetch – IF)
2.2.1.2. Giai đoạn giải mã lệnh (Instruction Decode – ID)
2.2.1.3. Giai đoạn thực thi thao tác (Execute – EX)
2.2.1.4. Giai đoạn truy cập bộ nhớ và lưu kết quả (Memory / Write Back – WB)

2.2.2. Đồng bộ nhịp xung đồng hồ (Clock Cycle)

2.2.2.1. Chu kỳ máy, tần số xung nhịp và chu kỳ chỉ lệnh
2.2.2.2. Thời gian trễ và các yếu tố giới hạn tốc độ vi xử lý

2.3. Các kỹ thuật xử lý nâng cao hiệu năng CPU

2.3.1. Kỹ thuật ống dẫn lệnh (Instruction Pipelining)

2.3.1.1. Khái niệm và nguyên lý xử lý gối đầu các công đoạn của lệnh
2.3.1.2. Lợi ích tăng tốc độ xử lý tổng thể của CPU

2.3.2. Kỹ thuật siêu ống dẫn và siêu vô hướng

2.3.2.1. Kỹ thuật siêu đường ống (Superpipelining)
2.3.2.2. Kỹ thuật siêu vô hướng (Superscalar Architecture)
2.3.2.3. Khái niệm vi xử lý đa lõi (Multicore Processors)

2.3.3. Các chướng ngại (Hazards) trong ống dẫn lệnh

2.3.3.1. Chướng ngại tài nguyên (Structural Hazards)
2.3.3.2. Chướng ngại dữ liệu (Data Hazards)
2.3.3.3. Chướng ngại điều khiển do rẽ nhánh (Control/Branch Hazards)
2.3.3.4. Các phương pháp khử chướng ngại (Stalling, Forwarding, Branch Prediction)

2.4. Cơ chế ngắt trong bộ xử lý (Interrupts)

2.4.1. Khái niệm và vai trò của ngắt

2.4.1.1. Định nghĩa ngắt và sự cần thiết trong ghép nối thiết bị
2.4.1.2. So sánh cơ chế thăm dò (Polling) và ngắt (Interrupt-driven)

2.4.2. Phân loại ngắt

2.4.2.1. Ngắt cứng (Hardware Interrupt): Ngắt che được (Maskable) và ngắt không che được (NMI)
2.4.2.2. Ngắt mềm (Software Interrupt)
2.4.2.3. Ngắt ngoại lệ (Exceptions: Lỗi chia 0, tràn số, lỗi trang nhớ)

2.4.3. Quy trình tiếp nhận và xử lý ngắt

2.4.3.1. Lưu ngữ cảnh thanh ghi vào ngăn xếp (Stack)
2.4.3.2. Tra bảng vectơ ngắt (Interrupt Vector Table)
2.4.3.3. Thực hiện chương trình phục vụ ngắt (ISR) và khôi phục ngữ cảnh (IRET)

2.5. Thực hành, bài tập và kiểm tra định kỳ Bài 2

2.5.1. Mô phỏng chu trình lệnh CPU

2.5.1.1. Sử dụng phần mềm mô phỏng (Little Man Computer hoặc tương đương) quan sát luồng nạp – giải mã – thực thi
2.5.1.2. Khảo sát hoạt động của thanh ghi PC, IR, ALU qua từng nhịp xung lệnh

2.5.2. Lập trình hợp ngữ (Assembly) khảo sát thanh ghi

2.5.2.1. Viết chương trình cộng trừ, so sánh dữ liệu trực tiếp trên thanh ghi
2.5.2.2. Thao tác gọi ngắt dịch vụ hệ thống xuất màn hình (INT)

2.5.3. Kiểm tra định kỳ số 2 (Thời gian: 1 giờ)

2.5.3.1. Nội dung: Khảo sát cấu trúc CPU, chu trình thực hiện lệnh và cơ chế ngắt
2.5.3.2. Hình thức: Kiểm tra trắc nghiệm kết hợp diễn giải bài tập mã máy

CHƯƠNG 3: HỆ THỐNG BỘ NHỚ

3.1. Phân loại và hệ thống phân cấp bộ nhớ (Memory Hierarchy)

3.1.1. Đặc trưng cơ bản của hệ thống nhớ

3.1.1.1. Dung lượng lưu trữ và đơn vị định vị (Byte, Word)
3.1.1.2. Tốc độ truy xuất (Access Time) và băng thông bộ nhớ (Bandwidth)
3.1.1.3. Giá thành trên một bit dữ liệu

3.1.2. Mô hình phân cấp bộ nhớ

3.1.2.1. Các mức phân cấp
3.1.2.2. Mối quan hệ dung lượng – tốc độ – chi phí qua các cấp

3.2. Các loại bộ nhớ bán dẫn

3.2.1. Bộ nhớ truy xuất ngẫu nhiên (RAM)

3.2.1.1. RAM tĩnh (SRAM): Cấu tạo mạch lật, ưu điểm tốc độ cao, ứng dụng làm Cache
3.2.1.2. RAM động (DRAM): Cấu tạo transistor-tụ điện, chu kỳ làm tươi (Refresh)
3.2.1.3. Các thế hệ DRAM đồng bộ: SDRAM, DDR, DDR2, DDR3, DDR4, DDR5

3.2.2. Bộ nhớ chỉ đọc (ROM)

3.2.2.1. Khái niệm và đặc tính không bay hơi (Non-volatile)
3.2.2.2. Các chuẩn ROM: ROM mặt nạ, PROM, EPROM, EEPROM, Flash ROM
3.2.2.3. Vai trò của ROM trong lưu trữ BIOS/UEFI khởi động hệ thống (Bootstrap Loader)

3.3. Ghép nối bộ nhớ với bộ xử lý trung tâm

3.3.1. Các đường dây tín hiệu giao tiếp

3.3.1.1. Bus địa chỉ (Address Bus) và dung lượng không gian nhớ tối đa (2^n)
3.3.1.2. Bus dữ liệu (Data Bus) và độ rộng từ nhớ
3.3.1.3. Bus điều khiển: Tín hiệu đọc (RD), ghi (WR), chọn chip (Chip Select – CS)

3.3.2. Phương pháp tổ chức mô-đun nhớ

3.3.2.1. Mở rộng dung lượng theo chiều dài từ nhớ (tăng độ rộng bit)
3.3.2.2. Mở rộng dung lượng theo số lượng từ nhớ (tăng không gian ô nhớ)
3.3.2.3. Kỹ thuật đan xen bộ nhớ (Memory Interleaving) tăng tốc độ nạp dữ liệu

3.4. Tổ chức bộ nhớ đệm (Cache Memory)

3.4.1. Nguyên lý hoạt động của Cache

3.4.1.1. Khái niệm bộ nhớ Cache và vai trò thu hẹp khoảng cách tốc độ CPU – RAM
3.4.1.2. Nguyên lý cục bộ tham chiếu: Cục bộ thời gian (Temporal) và cục bộ không gian (Spatial)
3.4.1.3. Khái niệm trúng bộ nhớ (Cache Hit), trượt bộ nhớ (Cache Miss) và thời gian trừng phạt trượt

3.4.2. Các kiến trúc ánh xạ Cache

3.4.2.1. Ánh xạ trực tiếp (Direct Mapping)
3.4.2.2. Ánh xạ liên kết hoàn toàn (Fully Associative Mapping)
3.4.2.3. Ánh xạ liên kết tập hợp (Set-Associative Mapping)

3.4.3. Chính sách ghi và thuật toán thay thế dòng Cache

3.4.3.1. Chính sách ghi: Ghi xuyên (Write-Through) và ghi trả (Write-Back)
3.4.3.2. Thuật toán thay thế: LRU (Least Recently Used), FIFO, Random

3.5. Thực hành và bài tập Bài 3

3.5.1. Khảo sát vật lý và thông số kỹ thuật bộ nhớ RAM

3.5.1.1. Nhận diện các chuẩn chân cắm RAM thực tế (DIMM, SO-DIMM, DDR3, DDR4)
3.5.1.2. Đọc và phân tích thông số tem nhãn (Dung lượng, Xung nhịp Bus, CAS Latency, Điện áp)
3.5.1.3. Sử dụng phần mềm chẩn đoán phần cứng kiểm tra cấu hình kênh đôi (Dual Channel) và dung lượng thực nhận

3.5.2. Bài tập tính toán không gian bộ nhớ và hiệu năng Cache

3.5.2.1. Tính toán dung lượng tối đa mà CPU có thể quản lý dựa trên số đường dây địa chỉ
3.5.2.2. Tính toán thời gian truy xuất trung bình (AMAT) dựa vào tỷ lệ Hit/Miss của Cache

3.5.3. Thao tác thiết lập BIOS/UEFI liên quan đến bộ nhớ

3.5.3.1. Thiết lập cấu hình nhận diện RAM trong CMOS Setup Utility/UEFI
3.5.3.2. Cấu hình tính năng XMP (Extreme Memory Profile) tối ưu hiệu năng RAM

CHƯƠNG 4: THIẾT BỊ NHỚ NGOÀI

4.1. Thiết bị lưu trữ trên vật liệu từ

4.1.1. Ổ đĩa cứng từ (HDD – Hard Disk Drive)

4.1.1.1. Cấu tạo cơ học: Đĩa từ (Platter), trục quay (Spindle), đầu từ đọc/ghi, tay đòn di chuyển
4.1.1.2. Cấu trúc dữ liệu vật lý: Rãnh ghi (Track), cung từ (Sector), trụ (Cylinder), cụm cung từ (Cluster)
4.1.1.3. Các thông số hiệu năng: Tốc độ quay (RPM), thời gian tìm kiếm (Seek Time), độ trễ quay (Rotational Latency), thời gian truyền dữ liệu

4.1.2. Thiết bị lưu trữ băng từ (Magnetic Tape)

4.1.2.1. Cấu tạo và cơ chế ghi dữ liệu tuần tự
4.1.2.2. Ứng dụng băng từ trong sao lưu và lưu trữ dự phòng dài hạn cho doanh nghiệp

4.2. Thiết bị lưu trữ quang học và thể rắn (Solid-State)

4.2.1. Thiết bị nhớ quang học

4.2.1.1. Cấu tạo đĩa và cơ chế ghi/đọc bằng tia laser (Land và Pit)
4.2.1.2. Các chuẩn đĩa quang: CD (CD-ROM, CD-R/W), DVD (DVD-ROM, DVD-R/W), Blu-ray

4.2.2. Thiết bị nhớ bán dẫn thể rắn (Flash Memory / SSD)

4.2.2.1. Cấu tạo chip nhớ Flash NAND (SLC, MLC, TLC, QLC)
4.2.2.2. Ổ cứng thể rắn SSD: Chuẩn giao tiếp 2.5 inch SATA, M.2 SATA và M.2 NVMe (PCIe)
4.2.2.3. Các loại thẻ nhớ di động (SD, MicroSD) và USB Flash Drive
4.2.2.4. So sánh toàn diện giữa ổ HDD cơ và ổ SSD về tốc độ, độ tin cậy và điện năng tiêu thụ

4.3. An toàn và dự phòng dữ liệu trong lưu trữ (RAID)

4.3.1. Khái niệm công nghệ mảng đĩa độc lập (RAID)

4.3.1.1. Khái niệm RAID (Redundant Array of Independent Disks) và vai trò trong hệ thống máy chủ mạng
4.3.1.2. Kỹ thuật phân dải dữ liệu (Data Striping)
4.3.1.3. Kỹ thuật sao chiếu dữ liệu (Data Mirroring)
4.3.1.4. Kỹ thuật kiểm tra chẵn lẻ phân tán (Parity Check)

4.3.2. Các cấp độ RAID cơ bản

4.3.2.1. Cấu hình RAID 0: Tăng tốc độ đọc/ghi, không có tính năng dự phòng an toàn
4.3.2.2. Cấu hình RAID 1: Dự phòng an toàn tuyệt đối, hiệu suất sử dụng dung lượng 50%
4.3.2.3. Cấu hình RAID 5: Cân bằng giữa tốc độ, dung lượng khả dụng và khả năng chịu lỗi
4.3.2.4. Cấu hình RAID 10 (1+0): Kết hợp tốc độ của RAID 0 và độ an toàn của RAID 1

4.4. Thực hành và bài tập Bài 4

4.4.1. Thao tác vật lý với thiết bị lưu trữ

4.4.1.1. Tháo lắp và cắm nối cáp dữ liệu, cáp nguồn cho ổ HDD/SSD (chuẩn SATA, khe M.2)
4.4.1.2. Nhận dạng các chân cắm kết nối và thiết lập bảo vệ ổ đĩa

4.4.2. Cấu hình phân vùng và mảng đĩa dự phòng RAID

4.4.2.1. Phân chia phân vùng ổ đĩa (MBR, GPT) và định dạng tập tin (NTFS, FAT32)
4.4.2.2. Cấu hình thử nghiệm Software RAID (RAID 0, RAID 1) trong hệ điều hành Windows/Linux

4.4.3. Đo đạc và đánh giá hiệu năng lưu trữ

4.4.3.1. Sử dụng phần mềm chuyên dụng kiểm tra tốc độ đọc/ghi ngẫu nhiên và tuần tự giữa HDD và SSD
4.4.3.2. Xem báo cáo tình trạng sức khỏe ổ đĩa qua chuẩn S.M.A.R.T

CHƯƠNG 5: CÁC LOẠI BUS VÀ GHÉP NỐI HỆ THỐNG

5.1. Khái niệm và nguyên lý Bus hệ thống

5.1.1. Khái niệm và chức năng của Bus

5.1.1.1. Định nghĩa Bus trong kiến trúc máy vi tính
5.1.1.2. Nguyên lý chia sẻ đường truyền giữa các mô-đun chức năng

5.1.2. Phân loại đường dây trong Bus hệ thống

5.1.2.1. Tuyến Bus dữ liệu (Data Bus): Chiều truyền dữ liệu và độ rộng đường truyền
5.1.2.2. Tuyến Bus địa chỉ (Address Bus): Không gian xác định vị trí tài nguyên
5.1.2.3. Tuyến Bus điều khiển (Control Bus): Tín hiệu đồng bộ, yêu cầu/chấp thuận ngắt, điều khiển đọc/ghi

5.1.3. Phương thức truyền tín hiệu qua Bus

5.1.3.1. Bus đồng bộ (Synchronous Bus): Điều khiển qua tín hiệu xung nhịp Clock hệ thống
5.1.3.2. Bus không đồng bộ (Asynchronous Bus): Cơ chế bắt tay truyền nhận (Handshaking)
5.1.3.3. Cơ chế phân xử quyền sử dụng Bus (Bus Arbitration): Tập trung và phân tán

5.2. Hệ thống Bus phân cấp và các chuẩn giao tiếp

5.2.1. Cấu trúc phân cấp Bus trong máy tính hiện đại

5.2.1.1. Nguyên nhân cần phân cấp Bus nhằm giải quyết nút thắt cổ chai tốc độ
5.2.1.2. Bus hệ thống cục bộ (System/Local Bus) kết nối CPU và bộ nhớ tốc độ cao
5.2.1.3. Bus ngoại vi/mở rộng (Expansion/Peripheral Bus) kết nối thiết bị chậm hơn
5.2.1.4. Mô hình cầu Bắc – cầu Nam (Northbridge/Southbridge Chipset) và mô hình tích hợp SoC/PCH hiện đại

5.2.2. Các chuẩn Bus nội bộ trên bo mạch chủ

5.2.2.1. Chuẩn Bus kế thừa PCI (Peripheral Component Interconnect)
5.2.2.2. Chuẩn Bus hiện đại PCI Express (PCIe): Cơ chế truyền dữ liệu nối tiếp tốc độ cao theo làn (x1, x4, x8, x16) và các thế hệ PCIe

5.2.3. Các chuẩn Bus và cổng giao tiếp ngoại vi

5.2.3.1. Chuẩn Bus nối tiếp đa năng USB: Các thế hệ USB 2.0, USB 3.0/3.2 và chuẩn cắm USB Type-C
5.2.3.2. Chuẩn giao tiếp Thunderbolt: Băng thông và khả năng truyền tải dữ liệu, hình ảnh, nguồn điện
5.2.3.3. Chuẩn ghép nối thiết bị lưu trữ SATA và SAS

5.3. Ghép nối Vào/Ra (I/O) và truyền thông mạng

5.3.1. Các phương thức điều khiển truyền dữ liệu Vào/Ra

5.3.1.1. Phương pháp Vào/Ra lập trình (Programmed I/O)
5.3.1.2. Phương pháp Vào/Ra điều khiển bằng ngắt (Interrupt-Driven I/O)
5.3.1.3. Phương pháp truy xuất bộ nhớ trực tiếp (Direct Memory Access – DMA)
5.3.1.4. Bộ điều khiển kênh truyền ngoại vi (Channel Architecture / I/O Controllers)

5.3.2. Ghép nối card mạng (NIC) với hệ thống máy vi tính

5.3.2.1. Vị trí ghép nối của card mạng qua khe cắm mở rộng PCIe / USB / Onboard
5.3.2.2. Nguyên lý chuyển tiếp khung dữ liệu từ mạng qua Bus hệ thống vào bộ nhớ chính RAM

5.4. Thực hành, bài tập và kiểm tra kết thúc môn

5.4.1. Thực hành nhận diện và lắp đặt thiết bị theo chuẩn Bus

5.4.1.1. Nhận diện các khe cắm mở rộng thực tế trên bo mạch chủ (PCI, PCIe x1, PCIe x16, khe M.2)
5.4.1.2. Lắp đặt mở rộng card giao tiếp mạng (NIC), card đồ họa qua khe cắm PCIe
5.4.1.3. Cắm nối và cấu hình các thiết bị ngoại vi qua chuẩn cổng USB và SATA

5.4.2. Bài tập tính toán băng thông Bus và tối ưu hệ thống

5.4.2.1. Tính toán băng thông lý thuyết của các chuẩn Bus (Độ rộng Bus x Tần số xung nhịp)
5.4.2.2. Hiệu chỉnh và tối ưu hóa các thông số phần cứng trong BIOS để hệ thống đạt hiệu suất cao nhất

5.4.3. Kiểm tra kết thúc môn học (Thời gian: 2 giờ)

5.4.3.1. Nội dung đánh giá tổng hợp: Kiến trúc tập lệnh, CPU, phân cấp bộ nhớ, lưu trữ ngoài và chuẩn Bus giao tiếp
5.4.3.2. Hình thức kiểm tra: Kiểm tra viết/trắc nghiệm kết hợp bài tập thực hành nhận diện cấu hình linh kiện phần cứng máy vi tính

Bài 1 : Sự phát triển của các thiết bị máy tính

Bài 2 : Thiết kế, tổ chức máy tính kỹ thuật số

Bài 3 : Một số mô hình kiến trúc máy tính

Bài 4 : Hệ thống kỹ thuật số

Bài 5 : Chuyển đổi giữa các hệ thống số

Bài 6 : Mã nhị phân

Bài 7: Chuyển đổi mã

Bài 8 : Phần bù

CỔNG VÀ ĐẠI SỐ BOOLE

Bài 9 Sơ lược về cổng kỹ thuật số